(六)使用PowerSI仿真电源的PDN阻抗



PDN阻抗其实我感觉和那个上面用PowerDC仿真的压降异曲同工,甚至不如那个效果好吧。 PDN实际是电源分配网络的简写,电源分配网络(PDN)就是将电源功率从电源输送给负载的实体路径。电流通过PDN从电源端流向负载端,再通过PDN,从负载端流回电源端。包含了电源调整模块(DCDC或LDO),靠近源端的大电容,去耦电容,最后到达主IC。而PDN的作用实际就是为负载提供稳定的电压,快速响应负载电流变化,减小开关噪声。
找了一下网上的图,基本上横坐标是频率,纵坐标是阻抗,其实就是看电源的对地阻抗怎么样,会不会有很大的寄生电感和寄生电容。



The record of a sentence.



不管是找工作还是入党升学面试,总会遇到这样一个question,如果没有录用你,What will you do?
今天早上看到一个 very nice 的 answer. 是这样的:
没被录取的话,这个机会已经对我来说很值得去珍惜,然而我回去之后还是会继续努力,继续前行,我会通过我的方式去一步一步的走向这个梦想。喜欢绘画的人,他不一定需要纸和笔,他可以在地上画,可以在天空,可以在湖泊,可以在大海。------向琴琴
20220606,祝明日高考的brothers, good luck! 那句经典的话咋说来着,愿你合上笔盖的那一刻,有着战士收刀入鞘般的骄傲。
微信图片_20220606092850.jpg


(一)使用Sigrity中的SPEED2000仿真阻抗和耦合度



主要是用于DDR的仿真,可以可视化的看到阻抗和耦合度也就是隔离度,这个非常适用,
打开SPEED这个软件,选择ERC-Trace Imp这个,然后上去之后改层叠设计并且选择要仿真的线,直接仿真就可以,可以看到清楚的阻抗分析,不同的地方的阻抗,也可以选择差分信号,看阻抗,除此之外也可以看寄生电感,寄生电容,走线延迟等等。
对于DDR信号,注意数据线阻抗是40欧姆,数据线直接端接,所以源端阻抗和传输线和终端阻抗都是40欧姆正常阻抗匹配,

1.1.jpg

1.2.jpg




研二上念念碎



QQ图片20220123095012.jpg

慧葱的研二从一盆节节高开始,刚开学舍友说有一个特别好的花卉市场在历城区,太快乐了,这盆我滴娃娃就是从某某花卉市场来的,不得不说真的很爱它,比较好养,除了晒水跟稀释营养液,偶尔带它去楼层大平台晒晒太阳,活得非常有生机,回家的时候委托给朋友照看。总觉得节节高预示着生活学业要往高处走,最起码是进步啊。
然后我老师开始找我,九月份研究协会出了青年课题项目,老师让我作为参与者去写,因为我导刚成为博导,手里目前只有一个博士,硕士还是能做一些稍微好点的工作,然后包括中秋国庆一直没有停歇,前期的研究现状,研究计划创新点,一个人就是一个队伍,每天就背着我那特别沉的G4080去教学楼奋斗,偶尔去上个课,大约忙碌到中秋初稿写出来了,这源于上学期我写了一个半途而废的小论文,虽然没写成,但是看了很多相关资料,这次项目换了切入点,进行的比较顺利,之后润色了一下给了的导师,大约国庆之前给了反馈意见,吃了一次师门聚餐,老师批评我上学期那个小论文还没有戳出来,让我换个方向重新戳,我想这这个项目要是能带我的小论文该多好,于是就就这项目,然后构思了框架,交项目申请书的最终稿的时候,找老师讨论了框架,初期的框架不是很行,老师给提了一些建设性的意见,十月份开始,我就一边完善项目书,一边动手小论文,不得不说还是比较顺利,十月底我老师过生日之前,终于戳出来了。然后我的师兄师姐还有同门前前后后给了提了一些意见,(这个时候我同舍+同门,我老师已经带她发了一篇普刊,不得不说,内心微微焦虑,但这个事我并不知道,因为我老师交代事情安排活或者之类的都是单线联系等)。然后修改之后就给了老师。之后没有了回声。老师生日之后的周末,毕业的大师兄回来,老师请师门吃饭,去给老师单独敬酒的时候,老师说他近期看一下给我反馈意见,之后就是两个月之后,元旦之前,老师直接说让我查重,在元旦前后就一直忙查重降重,查重真的有点费钱,文科的一般都也有一些引用,老师在我降重期间给了说了一点修改润色的建议,然后1月2号在高铁上定稿给了老师。回家后就不知道音信了。(我的另外一个同门投稿也中了)。希望我的宝贝也能有希望见光吧。(哦,项目书挂了,老师说本子没问题,但是跟吉林外国语的一个项目撞了,因为一些事情就没中,有些难过,也很正常,毕竟本科忙活了四年,最后也就见了一个天津农学院的普刊二作,还有一些小项目,都感谢我本科讨厌又可爱的冯大大辅导员,毕业之后,老师也去了东北师大读博,真的很感谢那么好的领路人,研究生期间本人并不是很争气)



田老师的2021这一年(下半年)



好啦,然后开始六月了,首先学到的知识就是FPGA的核电源的引脚对地电阻很小,大概4欧姆左右,所以万用表测通断的时候会响,显示短路,这也正常,因为阻值太小了,但是实际FPGA是没有损坏的,这是因为核电源的所需电压很低,大概0.95V左右(不同FPGA芯片所要求的不一样,K系列是1V,KU是0.95V,V和VU也不一样,ZU有所需0.85V的)。 因为新板卡的时钟架构有点复杂,所以提前做了一个仅有时钟的板子去测试,白色的还挺好看的。这个三个芯片,师姐调通了整体的结构,有个芯片是负责AD的采样时钟的,然后有点小bug,我投完板子就是在调这个芯片。

ddds_pic291_A.jpg

图1 一个时钟板卡

六月左右舍友过生日请客吃的福苗小骆驼,这个烧烤要比木屋烧烤好吃一点,但是要贵得多,就不放图了,木屋烧烤也不错了,性价比很高。周六日还和前女友去吃了南京大牌档和姥姥家春饼,啊都是我拿的钱。

ddds_pic397_A.jpg

图2 南京大牌档和姥姥家春饼和国博里面的镜子展览
我同学的老家有种樱桃的, 然后他买了一箱子,分了几个吃,看,特别大,而且好看,然后我也买了一箱子,忘了多少钱了,反正不是很贵,而且挺合算的,

ddds_pic496_A.jpg

图3 一个好看的樱桃



田老师的2021这一年(上半年)



2021年的最后一天去和我的研究生同学吃了北京的海鲜自助《第六季》

晚上正常被窝跨年,玩到一点睡觉,早上七点醒上了个厕所然后继续睡到十点半和做结构的乙方交流了板卡的外壳,打了两把王者让舍友带了饺子吃了午饭,下午睡到四点多,师兄叫我评估一下V7-690T和485T(赛灵思俩V7系列的FPGA)的功耗,然后起床打开XPE工具发现我的WPS点不了什么的,算了,歇了,发师兄了,让他自己弄个,我就坐在这个电脑前,写下了下面的内容。
话说回来理论上年度总结应该是昨天写才对,不过有点误差也正常,理论和实际总是有些许不同,哦不,是实际和理论。
我们以叙事的方式来回顾一下这一年,参考文献主要是我相册里的照片和发过的朋友圈