分类 记录 下的文章

(六)使用PowerSI仿真电源的PDN阻抗


PDN阻抗其实我感觉和那个上面用PowerDC仿真的压降异曲同工,甚至不如那个效果好吧。 PDN实际是电源分配网络的简写,电源分配网络(PDN)就是将电源功率从电源输送给负载的实体路径。电流通过PDN从电源端流向负载端,再通过PDN,从负载端流回电源端。包含了电源调整模块(DCDC或LDO),靠近源端的大电容,去耦电容,最后到达主IC。而PDN的作用实际就是为负载提供稳定的电压,快速响应负载电流变化,减小开关噪声。
找了一下网上的图,基本上横坐标是频率,纵坐标是阻抗,其实就是看电源的对地阻抗怎么样,会不会有很大的寄生电感和寄生电容。



(一)使用Sigrity中的SPEED2000仿真阻抗和耦合度


主要是用于DDR的仿真,可以可视化的看到阻抗和耦合度也就是隔离度,这个非常适用,
打开SPEED这个软件,选择ERC-Trace Imp这个,然后上去之后改层叠设计并且选择要仿真的线,直接仿真就可以,可以看到清楚的阻抗分析,不同的地方的阻抗,也可以选择差分信号,看阻抗,除此之外也可以看寄生电感,寄生电容,走线延迟等等。
对于DDR信号,注意数据线阻抗是40欧姆,数据线直接端接,所以源端阻抗和传输线和终端阻抗都是40欧姆正常阻抗匹配,

1.1.jpg

1.2.jpg




田老师的2021这一年(下半年)


好啦,然后开始六月了,首先学到的知识就是FPGA的核电源的引脚对地电阻很小,大概4欧姆左右,所以万用表测通断的时候会响,显示短路,这也正常,因为阻值太小了,但是实际FPGA是没有损坏的,这是因为核电源的所需电压很低,大概0.95V左右(不同FPGA芯片所要求的不一样,K系列是1V,KU是0.95V,V和VU也不一样,ZU有所需0.85V的)。 因为新板卡的时钟架构有点复杂,所以提前做了一个仅有时钟的板子去测试,白色的还挺好看的。这个三个芯片,师姐调通了整体的结构,有个芯片是负责AD的采样时钟的,然后有点小bug,我投完板子就是在调这个芯片。

ddds_pic291_A.jpg

图1 一个时钟板卡

六月左右舍友过生日请客吃的福苗小骆驼,这个烧烤要比木屋烧烤好吃一点,但是要贵得多,就不放图了,木屋烧烤也不错了,性价比很高。周六日还和前女友去吃了南京大牌档和姥姥家春饼,啊都是我拿的钱。

ddds_pic397_A.jpg

图2 南京大牌档和姥姥家春饼和国博里面的镜子展览
我同学的老家有种樱桃的, 然后他买了一箱子,分了几个吃,看,特别大,而且好看,然后我也买了一箱子,忘了多少钱了,反正不是很贵,而且挺合算的,

ddds_pic496_A.jpg

图3 一个好看的樱桃



田老师的2021这一年(上半年)


2021年的最后一天去和我的研究生同学吃了北京的海鲜自助《第六季》

晚上正常被窝跨年,玩到一点睡觉,早上七点醒上了个厕所然后继续睡到十点半和做结构的乙方交流了板卡的外壳,打了两把王者让舍友带了饺子吃了午饭,下午睡到四点多,师兄叫我评估一下V7-690T和485T(赛灵思俩V7系列的FPGA)的功耗,然后起床打开XPE工具发现我的WPS点不了什么的,算了,歇了,发师兄了,让他自己弄个,我就坐在这个电脑前,写下了下面的内容。
话说回来理论上年度总结应该是昨天写才对,不过有点误差也正常,理论和实际总是有些许不同,哦不,是实际和理论。
我们以叙事的方式来回顾一下这一年,参考文献主要是我相册里的照片和发过的朋友圈




ddds目光所见的芯片演变


昨天周五下午五点多摸了会鱼,逛了逛XILINX论坛来着,就觉得很震撼,突然想写一下从我大学入学到现在所接触的芯片什么的吧,感触颇丰,靠,到了研究生大家都叫我田老师,连我导师都叫我田老师,靠离谱,不过标题还是用ddds比较好,下图是XILINX官网的产品VERSAL系列

图片1.png